home *** CD-ROM | disk | FTP | other *** search
/ Software of the Month Club 2000 October / Software of the Month - Ultimate Collection Shareware 277.iso / pc / PROGRAMS / UTILITY / WINLINUX / DATA1.CAB / programs_-_include / ASM-SPAR.{_A / DMA.H < prev    next >
Encoding:
C/C++ Source or Header  |  1999-09-17  |  7.7 KB  |  192 lines
  1. /* $Id: dma.h,v 1.13 1998/12/16 04:33:55 davem Exp $
  2.  * include/asm-sparc64/dma.h
  3.  *
  4.  * Copyright 1996 (C) David S. Miller (davem@caip.rutgers.edu)
  5.  */
  6.  
  7. #ifndef _ASM_SPARC64_DMA_H
  8. #define _ASM_SPARC64_DMA_H
  9.  
  10. #include <linux/kernel.h>
  11. #include <linux/types.h>
  12.  
  13. #include <asm/sbus.h>
  14. #include <asm/delay.h>
  15. #include <asm/oplib.h>
  16. #include <asm/spinlock.h>
  17.  
  18. extern spinlock_t  dma_spin_lock;
  19.  
  20. #define claim_dma_lock() \
  21. ({    unsigned long flags; \
  22.     spin_lock_irqsave(&dma_spin_lock, flags); \
  23.     flags; \
  24. })
  25.  
  26. #define release_dma_lock(__flags) \
  27.     spin_unlock_irqrestore(&dma_spin_lock, __flags);
  28.  
  29. /* These are irrelevant for Sparc DMA, but we leave it in so that
  30.  * things can compile.
  31.  */
  32. #define MAX_DMA_CHANNELS 8
  33. #define DMA_MODE_READ    1
  34. #define DMA_MODE_WRITE   2
  35.  
  36. /* This is actually used. */
  37. extern unsigned long phys_base;
  38. #define MAX_DMA_ADDRESS  (phys_base + (0xfe000000UL) + PAGE_OFFSET)
  39.  
  40. /* Useful constants */
  41. #define SIZE_16MB      (16*1024*1024)
  42. #define SIZE_64K       (64*1024)
  43.  
  44. /* Structure to describe the current status of DMA registers on the Sparc */
  45. struct sparc_dma_registers {
  46.   __volatile__ __u32 cond_reg;    /* DMA condition register */
  47.   __volatile__ __u32 st_addr;    /* Start address of this transfer */
  48.   __volatile__ __u32 cnt;    /* How many bytes to transfer */
  49.   __volatile__ __u32 dma_test;    /* DMA test register */
  50. };
  51.  
  52. /* DVMA chip revisions */
  53. enum dvma_rev {
  54.     dvmarev0,
  55.     dvmaesc1,
  56.     dvmarev1,
  57.     dvmarev2,
  58.     dvmarev3,
  59.     dvmarevplus,
  60.     dvmahme
  61. };
  62.  
  63. #define DMA_HASCOUNT(rev)  ((rev)==dvmaesc1)
  64.  
  65. /* Linux DMA information structure, filled during probe. */
  66. struct Linux_SBus_DMA {
  67.     struct Linux_SBus_DMA *next;
  68.     struct linux_sbus_device *SBus_dev;
  69.     struct sparc_dma_registers *regs;
  70.  
  71.     /* Status, misc info */
  72.     int node;                /* Prom node for this DMA device */
  73.     int running;             /* Are we doing DMA now? */
  74.     int allocated;           /* Are we "owned" by anyone yet? */
  75.  
  76.     /* Transfer information. */
  77.     unsigned int addr;       /* Start address of current transfer */
  78.     int nbytes;              /* Size of current transfer */
  79.     int realbytes;           /* For splitting up large transfers, etc. */
  80.  
  81.     /* DMA revision */
  82.     enum dvma_rev revision;
  83. };
  84.  
  85. extern struct Linux_SBus_DMA *dma_chain;
  86.  
  87. /* Broken hardware... */
  88. #define DMA_ISBROKEN(dma)    ((dma)->revision == dvmarev1)
  89. #define DMA_ISESC1(dma)      ((dma)->revision == dvmaesc1)
  90.  
  91. /* Main routines in dma.c */
  92. extern void dvma_init(struct linux_sbus *);
  93.  
  94. /* Fields in the cond_reg register */
  95. /* First, the version identification bits */
  96. #define DMA_DEVICE_ID    0xf0000000        /* Device identification bits */
  97. #define DMA_VERS0        0x00000000        /* Sunray DMA version */
  98. #define DMA_ESCV1        0x40000000        /* DMA ESC Version 1 */
  99. #define DMA_VERS1        0x80000000        /* DMA rev 1 */
  100. #define DMA_VERS2        0xa0000000        /* DMA rev 2 */
  101. #define DMA_VERHME       0xb0000000        /* DMA hme gate array */
  102. #define DMA_VERSPLUS     0x90000000        /* DMA rev 1 PLUS */
  103.  
  104. #define DMA_HNDL_INTR    0x00000001        /* An IRQ needs to be handled */
  105. #define DMA_HNDL_ERROR   0x00000002        /* We need to take an error */
  106. #define DMA_FIFO_ISDRAIN 0x0000000c        /* The DMA FIFO is draining */
  107. #define DMA_INT_ENAB     0x00000010        /* Turn on interrupts */
  108. #define DMA_FIFO_INV     0x00000020        /* Invalidate the FIFO */
  109. #define DMA_ACC_SZ_ERR   0x00000040        /* The access size was bad */
  110. #define DMA_FIFO_STDRAIN 0x00000040        /* DMA_VERS1 Drain the FIFO */
  111. #define DMA_RST_SCSI     0x00000080        /* Reset the SCSI controller */
  112. #define DMA_RST_ENET     DMA_RST_SCSI      /* Reset the ENET controller */
  113. #define DMA_ST_WRITE     0x00000100        /* write from device to memory */
  114. #define DMA_ENABLE       0x00000200        /* Fire up DMA, handle requests */
  115. #define DMA_PEND_READ    0x00000400        /* DMA_VERS1/0/PLUS Pending Read */
  116. #define DMA_ESC_BURST    0x00000800        /* 1=16byte 0=32byte */
  117. #define DMA_READ_AHEAD   0x00001800        /* DMA read ahead partial longword */
  118. #define DMA_DSBL_RD_DRN  0x00001000        /* No EC drain on slave reads */
  119. #define DMA_BCNT_ENAB    0x00002000        /* If on, use the byte counter */
  120. #define DMA_TERM_CNTR    0x00004000        /* Terminal counter */
  121. #define DMA_SCSI_SBUS64  0x00008000        /* HME: Enable 64-bit SBUS mode. */
  122. #define DMA_CSR_DISAB    0x00010000        /* No FIFO drains during csr */
  123. #define DMA_SCSI_DISAB   0x00020000        /* No FIFO drains during reg */
  124. #define DMA_DSBL_WR_INV  0x00020000        /* No EC inval. on slave writes */
  125. #define DMA_ADD_ENABLE   0x00040000        /* Special ESC DVMA optimization */
  126. #define DMA_E_BURST8     0x00040000       /* ENET: SBUS r/w burst size */
  127. #define DMA_BRST_SZ      0x000c0000        /* SCSI: SBUS r/w burst size */
  128. #define DMA_BRST64       0x000c0000        /* SCSI: 64byte bursts (HME on UltraSparc only) */
  129. #define DMA_BRST32       0x00040000        /* SCSI: 32byte bursts */
  130. #define DMA_BRST16       0x00000000        /* SCSI: 16byte bursts */
  131. #define DMA_BRST0        0x00080000        /* SCSI: no bursts (non-HME gate arrays) */
  132. #define DMA_ADDR_DISAB   0x00100000        /* No FIFO drains during addr */
  133. #define DMA_2CLKS        0x00200000        /* Each transfer = 2 clock ticks */
  134. #define DMA_3CLKS        0x00400000        /* Each transfer = 3 clock ticks */
  135. #define DMA_EN_ENETAUI   DMA_3CLKS         /* Put lance into AUI-cable mode */
  136. #define DMA_CNTR_DISAB   0x00800000        /* No IRQ when DMA_TERM_CNTR set */
  137. #define DMA_AUTO_NADDR   0x01000000        /* Use "auto nxt addr" feature */
  138. #define DMA_SCSI_ON      0x02000000        /* Enable SCSI dma */
  139. #define DMA_PARITY_OFF   0x02000000        /* HME: disable parity checking */
  140. #define DMA_LOADED_ADDR  0x04000000        /* Address has been loaded */
  141. #define DMA_LOADED_NADDR 0x08000000        /* Next address has been loaded */
  142. #define DMA_RESET_FAS366 0x08000000        /* HME: Assert RESET to FAS366 */
  143.  
  144. /* Values describing the burst-size property from the PROM */
  145. #define DMA_BURST1       0x01
  146. #define DMA_BURST2       0x02
  147. #define DMA_BURST4       0x04
  148. #define DMA_BURST8       0x08
  149. #define DMA_BURST16      0x10
  150. #define DMA_BURST32      0x20
  151. #define DMA_BURST64      0x40
  152. #define DMA_BURSTBITS    0x7f
  153.  
  154. /* Determine highest possible final transfer address given a base */
  155. #define DMA_MAXEND(addr) (0x01000000UL-(((unsigned long)(addr))&0x00ffffffUL))
  156.  
  157. /* Yes, I hack a lot of elisp in my spare time... */
  158. #define DMA_ERROR_P(regs)  ((((regs)->cond_reg) & DMA_HNDL_ERROR))
  159. #define DMA_IRQ_P(regs)    ((((regs)->cond_reg) & (DMA_HNDL_INTR | DMA_HNDL_ERROR)))
  160. #define DMA_WRITE_P(regs)  ((((regs)->cond_reg) & DMA_ST_WRITE))
  161. #define DMA_OFF(regs)      ((((regs)->cond_reg) &= (~DMA_ENABLE)))
  162. #define DMA_INTSOFF(regs)  ((((regs)->cond_reg) &= (~DMA_INT_ENAB)))
  163. #define DMA_INTSON(regs)   ((((regs)->cond_reg) |= (DMA_INT_ENAB)))
  164. #define DMA_PUNTFIFO(regs) ((((regs)->cond_reg) |= DMA_FIFO_INV))
  165. #define DMA_SETSTART(regs, addr)  ((((regs)->st_addr) = (char *) addr))
  166. #define DMA_BEGINDMA_W(regs) \
  167.         ((((regs)->cond_reg |= (DMA_ST_WRITE|DMA_ENABLE|DMA_INT_ENAB))))
  168. #define DMA_BEGINDMA_R(regs) \
  169.         ((((regs)->cond_reg |= ((DMA_ENABLE|DMA_INT_ENAB)&(~DMA_ST_WRITE)))))
  170.  
  171. /* For certain DMA chips, we need to disable ints upon irq entry
  172.  * and turn them back on when we are done.  So in any ESP interrupt
  173.  * handler you *must* call DMA_IRQ_ENTRY upon entry and DMA_IRQ_EXIT
  174.  * when leaving the handler.  You have been warned...
  175.  */
  176. #define DMA_IRQ_ENTRY(dma, dregs) do { \
  177.         if(DMA_ISBROKEN(dma)) DMA_INTSOFF(dregs); \
  178.    } while (0)
  179.  
  180. #define DMA_IRQ_EXIT(dma, dregs) do { \
  181.     if(DMA_ISBROKEN(dma)) DMA_INTSON(dregs); \
  182.    } while(0)
  183.  
  184. #define for_each_dvma(dma) \
  185.         for((dma) = dma_chain; (dma); (dma) = (dma)->next)
  186.  
  187. extern int get_dma_list(char *);
  188. extern int request_dma(unsigned int, __const__ char *);
  189. extern void free_dma(unsigned int);
  190.  
  191. #endif /* !(_ASM_SPARC64_DMA_H) */
  192.